CXL走到舞台中心

半导体行业观察 · 半导体行业观察·2022-08-06 10:10

2.4k

来源:内容由半导体行业观察(ID: icbank)theregister 谢谢。

经过三年多的发展,Compute Express Link(CXL)即将问世。期待已久的互连技术将与英特尔即将推出的 Sapphire Rapids 和 AMD 的 Genoa 处理器系列一起首次亮相。


这意味着您购买的下一台服务器很有可能支持新兴的互连技术。那么它有什么好处呢?


目前在其 1.1 迭代中,CXL 对话的中心是内存扩展和分层内存应用程序。需要比 DIMM 插槽更多的 RAM?只需将 CXL 内存模块插入空的 PCIe 5.0 插槽,您就可以开始比赛了。


是的,它的性能会更低,并会带来一点延迟,但如果你的内存有限,而三星即将推出的512GB DDR5内存又不在你的预算之内,这可能是值得考虑的,特别是现在Intel Optane已经死了。


数据作为新的石油和内存仍然是数据中心中最昂贵的组件之一——可能会更贵,因为您闪亮的与CXL兼容的新系统也将支持DDR5——在AI/ML、大数据和数据库工作负载不断扩大的范围下,这些功能本身就使CXL具有吸引力。


“如果你是带宽受限而不是延迟受限,这可能是一个很好的权衡。”Gartner分析师托尼·哈维告诉Register。


更重要的是,因为每个扩展模块都有自己的内存控制器,所以您可以添加到系统中的 DRAM 数量实际上没有上限。它甚至不必是同一种记忆。例如,作为一种节省成本的措施,您可以将适量的 DDR5 直接连接到 CPU,并使用速度较慢但更便宜的 DDR4 CXL 内存扩展模块作为分层内存层次结构的一部分。


这类内存模块已经在研发中。今年春天,Marvell详细介绍了其CXL路线图,预计将在Sapphire Rapids和 Genoa 上市的同时推出第一批CXL内存模块。同样,三星电子目前正在生产的512GB CXL DRAM模块也在等待兼容系统的部署。


实际上,唯一的限制因素将是带宽- 32千兆传输/秒,与PCIe 5.0相同-和延迟。


但是CXL不仅仅是使用PCIe插槽增加内存。该技术定义了一个通用的、缓存一致的接口,用于连接任意数量的CPU、内存、加速器和其他外设。


远处的存储


当第一个兼容CXL 2.0的系统开始进入市场时,事情将变得真正有趣起来。


2.0规范引入了类似于PCIe交换的交换功能,但由于CXL支持CPU直接内存访问,您不仅可以将其部署到一定距离,还可以使多个系统在所谓的内存池中利用它。


CXL总裁Siamak Tavallaei告诉Register说:“CXL 2.0允许一个开关,不仅是扇出开关,而且允许内存设备将自己分割成多个块,并提供对不同主机的访问。”


想象一下,部署一个独立的内存设备,其中包含TB级的廉价DDR4,可以由多个系统同时访问,就像让多个系统连接到一个存储阵列一样。


在这种安排中,内存可以分配给机架中的任何机器,空闲资源不再被锁定在独立服务器中不可触及的地方。


“这是巨大的,因为以前的内存是物理上绑定在CPU上的,你不能移动它,这会导致问题,因为你的核心与带宽的比率是完全错误的,”Harvey说。


如果这听起来好的让人难以置信,看看那些精品的可组合基础设施供应商——脑海中浮现出的是liquid和GigaIO——他们一直在做除了这之外的所有事情,包括制造专用的GPU和NVMe存储设备。


CXL开关做同样的事情,但将此功能扩展到内存。


“当然,对于裸机即服务提供商、云提供商来说,获取内存(这可能是最昂贵的组件之一)的能力将是巨大的,” Harvey说。


分解的梦想


到目前为止,我们主要讨论了CXL如何使内存密集型工作负载受益,并最终为如何访问内存以及由谁访问内存提供了更大的灵活性。但是,CXL对其他外设也有影响,比如GPU、DPU、网卡和其他加速器。


第三波 CXL 设备将让事情变得非常有趣,我们构建系统和数据中心的方式可能会发生巨大的变化。


这周发布的CXL 3.0规范不再是购买完整的服务器,每台服务器都打包了它们可能需要的所有东西,以及几个CXL内存设备,而是为真正的分解计算架构打开了一扇门,在这个架构中,内存、存储、网络和其他加速器可以由多个主机和加速器动态地池和寻址。


这可以通过将多个CXL交换机缝合到一块fabric中来实现。这里的想法实际上与互连一堆网络交换机没有什么不同,这样网络一端的客户端就可以有效地与另一端的系统通信。但是我们讨论的不是以太网上的TCP和UDP,而是在PCIe上运行的CXL。


Tavallaei说:“这创造了一个更大的系统集成,你可以开始称之为一种结构。


然而,走到这一步并不容易。实现这一目标所需的切换功能在最新版本中才被敲定。Tavallaei解释说,以前,2.0规范只允许一个加速器连接到任何给定的CXL开关上。


3.0规范还提供了通过该交换机甚至跨结构进行直接点对点通信的方法。这意味着外设——比如两个GPU或一个GPU和内存扩展模块——理论上可以相互通信,而不需要主机CPU的参与。


这消除了CPU作为一个潜在的阻塞点,Tavallaei说。


最后,第三代CXL系统将获得内存共享支持,多个系统将能够同时访问存储在公共内存池中的相同位和字节。


根据Tavallaei的说法,这可以以最小的延迟代价实现。在内存共享方面,他声称该技术可以在延迟的一小部分时间内实现类似RDMA的功能——几百纳秒而不是一到两微秒。


现在是考虑CXL的时候了


虽然分解计算和可组合基础设施的宏伟愿景还需要几年时间,但这并不意味着您现在不应该考虑CXL。


该技术近期内将适用于运行大型内存密集型工作负载的用户,如数据库或AI/ML工作负载,其中CXL内存模块可能是DDR5更便宜的替代品。


从一代到下一代的向后兼容性——就像PCIe一样——意味着在下一次系统刷新期间做出的决策可能会影响未来数据中心的架构。


你可能不用等太久。第一个兼容CXL的系统应该在去年发布。正如我们在今年春天三星发布的CXL内存模块所看到的,已经有CXL产品在等待兼容的系统真正出现。


当他们这样做的时候,客户将能够部署基于CXL的内存扩展,并直接探索分层内存架构。


例如,客户现在就可以部署基于CXL的内存扩展和分层内存,并且知道,当几年后第一个兼容CXL 2.0的系统出现内存池时,这些投资仍然具有相关性。

*免责声明:本文由作者原创。文章内容系作者个人观点,半导体行业观察转载仅为了传达一种不同的观点,不代表半导体行业观察对该观点赞同或支持,如果有任何异议,欢迎联系半导体行业观察。


今天是《半导体行业观察》为您分享的第3123内容,欢迎关注。

推荐阅读


台积电3nm计划,有变?

排队上市的珠海芯片公司

长江存储发布第四代闪存,200+时代已来临


半导体行业观察

半导体第一垂直媒体

实时 专业 原创 深度


识别二维码 ,回复下方关键词,阅读更多

晶圆|集成电路|设备 |汽车芯片|存储|台积电|AI|封装

回复 投稿 ,看《如何成为“半导体行业观察”的一员 》

回复 搜索 ,还能轻松找到其他你感兴趣的文章!

广告

半导体行业观察 · 半导体行业观察·2022-08-06 10:10

2.4k
  • 英特尔
  • AMD
  • 用户热评
    打开摩尔芯球APP,查看更多评论

    重大事件及时推送,更流畅的沉浸式阅读体验

    参与评论

    0/200字

    登录后即可发布评论

    发布评论

    请使用浏览器自带的分享按钮,
    将你这篇文章分享出去吧。
    +86
    获取验证码
    登 录

    邮箱登录

    未注册过的用户将直接为你创建摩尔账号