FinFET走向射频,代工龙头相继发力

半导体行业观察 · 半导体行业观察·2021-06-21 09:38

1.5k

来源:内容来自半导体行业观察综合,谢谢。


随着三星、TMSC 和 IBM 的主要代工厂发布,2021 年对单原子晶体管的追求似乎更近了一点。制造工艺不断处于进步状态,晶体管尺寸随着每一代的更新而缩小,从而允许在给定物理空间的芯片中增加密度并降低功耗。

最近,三星和台积电都发布了有关其新的射频优化晶圆技术的信息,尺寸分别为 8nm 和 7nm。


为什么这些新的代工厂发布对现代电子产品的发展很重要?

在为 5G 设计芯片时,“非射频”亚 10 纳米晶圆存在哪些高级挑战?

这些是本文今天将尝试解决的几个问题,因为我们将介绍这两个公告,这两个公告将从三星开始。

三星针对射频优化晶圆性能


据三星称,节点尺寸的减小通常与寄生效应的负面权衡有关,包括电阻增加、放大性能损失和功率低效。

尽管 IBM于 2021 年 5 月推出了世界上第一个 2nm芯片技术,该技术明显更小且更注重功耗,但它似乎并没有解决三星对射频寄生的担忧。这些寄生效应使得其他低于 10 nm 的晶圆不适用于 RF 性能。

为了解决这些问题,三星声称已经为 8nm 规模开发了一种称为 RFextremeFET (RFeFET) 的独特架构,该架构声称封装尺寸减少了 35%,同时功率效率也有相当的提高。

三星表示,这项尖端的代工技术有望提供“一个芯片解决方案”,尤其是通过支持多通道和多天线芯片设计增强 5G 网络通信。这项 8 纳米射频平台的推出将会进一步巩固三星在 5G 半导体市场的领导地位。


三星的 8 纳米射频工艺技术是对已广泛应用的射频相关解决方案组合(包括 28 纳米和 14 纳米的射频)的最新补充。自2017年以来,该公司通过为高端智能手机出货超过5亿颗移动射频芯片,确立了其在射频市场的领先地位。

三星电子代工技术开发团队主管 Hyung Jin Lee 表示:“通过卓越的创新和工艺制造,我们已经加强了我们的下一代无线通信产品。随着 5G mmWave 的扩大,三星的 8 纳米射频将成为在紧凑型移动设备上寻求长电池寿命和出色信号质量的客户的绝佳解决方案”。

随着持续扩展到先进节点,数字电路在性能、功耗和面积(PPA)方面有了明显的改善,而模拟/射频块却没有享受到这样的改善,原因是退行性组件,如窄线宽带来的电阻增加。因此,大多数通信芯片往往看到射频特性的退化,如接收频率的放大性能恶化和功耗增加。

为了克服模拟/射频扩展的挑战,三星开发了一种 8 纳米射频专用的独特架构,名为 RFextremeFET(RFeFET),可以在使用更少的功率的同时显著改善射频特性。与 14 纳米射频相比,三星的 RFeFET 补充了数字 PPA 的扩展,同时恢复了模拟/射频的扩展,从而实现了高性能5G平台。

三星的工艺优化最大限度地提高了通道流动性,同时最大限度地减少了寄生效应。由于RFeFET的性能得到极大改善,射频芯片的晶体管总数和模拟/射频块的面积可以减少。

与14纳米的射频技术相比,由于RFeFET架构的创新,三星的8纳米射频工艺技术在射频芯片面积减少35%的情况下,功率效率最高可提高 35%。

台积电在射频方面也在创新节点工艺,其 N6RF。

台积电 N6RF 专为 5G 及以后而设计


台积电最新发布的N6RF制造工艺是基于公司的7纳米鳍式场效晶体管(FinFET)研发,他们已经制定了5G市场和消费者的WiFi 6 / 6E技术基础,也将其应用于类似于5G波束成形的技术。

与台积电的上一代射频优化晶圆 16FFC 相比,新的 N6RF 声称具有显着提高的功率效率,逻辑密度增加了 3 倍,同时收发器尺寸也相应减小。


台积电表示,先进的N6逻辑制程所具备的功耗、效能、面积优势带入到5G射频(RF)与WiFi 6/6e解决方案。相较于前一世代的16纳米射频技术,N6RF电晶体的效能提升超过16%。

N6RF可说是支援5G时代的先进射频技术。台积电指出,相较于4G,5G智能手机需要更多的硅晶面积与功耗来支援更高速的无线数据传输,5G让芯片整合更多的功能与元件,随着芯片尺寸日益增大,它们在智能手机内部正与电池竞相争取有限的空间。

台积电表示,N6RF制程针对6GHz以下及毫米波频段的5G射频收发器提供大幅降低的功耗与面积,同时兼顾消费者所需的效能、功能与电池寿命,亦将强化支援WiFi 6/6e的效能与功耗效率。

此外,台积电今年也对外揭露3DFabric系统整合解决方案,持续扩展由三维矽堆叠及先进封装技术组成的完备3DFabric系统整合解决方案。

台积电指出,针对高效能运算应用,将于2021年提供更大的光罩尺寸来支援整合型扇出暨封装基板(InFO_oS)及

CoWoSR封装解决方案,运用范围更大的布局规画来整合小晶片及高频宽记忆体。

此外,系统整合芯片之中芯片堆叠于晶圆之上(CoW)的版本预计今年完成7纳米对7纳米的验证,并于2022年在崭新的全自动化晶圆厂开始生产。

针对行动应用,台积电则推出InFO_B解决方案,将强大的行动处理器整合于轻薄精巧的封装之中,提供强化的效能与功耗效率,并且支持移动装置制造厂商封装时所需的动态随机存取记忆体堆叠。

当然,随着代工厂改进节点尺寸,工程师会问,在 FinFET 之后,我们下一步以来什么来推动性能提升?

FinFET 有“保质期”吗?


随着 5G 市场的成熟和无线电应用的成倍增加,提高射频性能的挑战不会消失。提高数字密度和降低功耗将推动 FinFET 架构的极限。

尽管三星和台积电的这些新开发专注于射频性能,但使用更小的节点 FinFET 技术是必要的。然而,必须注意的是,FinFET 可能不是降低电源效率低下或提高通用处理能力速度的面向未来的解决方案。

全环栅 (GAAFET) 节点技术,如 IBM 的 2nm 纳米片,预计将在未来几年成为主要的工艺节点技术,因为它声称其功耗比 7nm 技术低 75%。

制造成本通常会抵消性能改进。极紫外光刻(用于创建台积电 7 纳米节点的技术)使用 13.5 纳米光来刻蚀晶圆。

目前,它是一种用于 5nm 到 7nm 节点尺寸的昂贵但成熟的技术。然而,要超越 3nm 将需要新的光刻工艺。

随着技术的进步如此之快,有可能看到设备和制造过程的更多改进。


*免责声明:本文由作者原创。文章内容系作者个人观点,半导体行业观察转载仅为了传达一种不同的观点,不代表半导体行业观察对该观点赞同或支持,如果有任何异议,欢迎联系半导体行业观察。


今天是《半导体行业观察》为您分享的第2713内容,欢迎关注。

推荐阅读


浅谈上海集成电路产业竞争力

中兴悄然入局Arm服务器芯片?

千亿卓胜微,能否再创奇迹?


半导体行业观察

半导体第一垂直媒体

实时 专业 原创 深度


识别二维码 ,回复下方关键词,阅读更多

晶圆|集成电路|设备 |汽车芯片|存储|MLCC|英伟达|模拟芯片

回复 投稿 ,看《如何成为“半导体行业观察”的一员 》

回复 搜索 ,还能轻松找到其他你感兴趣的文章!

广告

半导体行业观察 · 半导体行业观察·2021-06-21 09:38

1.5k
用户热评
打开摩尔芯球APP,查看更多评论

重大事件及时推送,更流畅的沉浸式阅读体验

参与评论

0/200字

登录后即可发布评论

发布评论

请使用浏览器自带的分享按钮,
将你这篇文章分享出去吧。
+86
获取验证码
登 录

邮箱登录

未注册过的用户将直接为你创建摩尔账号